¡Hola! Ahora vamos a ver "Proceso de fabricación CMOS"; tan importante que es el CMOS. La clase anterior, terminamos viendo varias cosas interesantes. Vimos, por ejemplo, que existe una resistencia equivalente en un transistor y una capacitancia; pero no mencionamos nada de la potencia. Y me gustaría mencionar algo de la potencia en esta clase. La potencia de un chip CMOS es Alfa por C por V_DD cuadrado por f. ¿Qué es esa ecuación? Esa es la ecuación que modela la potencia de un chip CMOS. Alfa es un parámetro que va entre 0 y 1, y define qué porcentaje del chip está encendido en un momento determinado o, más bien, qué porcentaje del chip cambia su estado en un momento determinado. Luego, C es la capacitancia total parásita de todas las compuertas lógicas del chip, V_DD es la alimentación y f es la frecuencia de operación en hertz. Entonces, mientras mayor la frecuencia, más se calienta el chip. Mientras mayor el voltaje de alimentación, más se calienta el chip. Por lo tanto, ahí tenemos dificultades para hacer que un chip ande más rápido porque tenemos mucho calor y logrando voltaje más pequeño, mejoramos la eficiencia del chip. Quería comentar eso porque creo que es importante que conozcan esta ecuación. Esta ecuación es muy importante y define la potencia dinámica del chip. Ya vimos que la potencia estática es 0, idealmente. ¿De qué se tratan los procesos de fabricación del chip? Los transistores son fabricados en un sustrato. Un sustrato es algo plano que sirve como para sostener el chip y, además, tiene una conductividad eléctrica que permite comunicar los diferentes transistores. Ese sustrato es silicio. El silicio es como la arena pero purificado. La arena está hecha, en parte, de silicio y está hecho en un "wafer" o en una oblea de silicio y se conecta mediante capas de metal que van dispuestas encima. Esto lo vimos en este video, en la clase 3-0-1. Y esto se hace mediante procesos fotolitográficos, es decir, se crean patrones en el chip, y estos patrones en el chip son iluminados para fijar estos patrones y luego se utilizan químicos para ir quitando partes y procesar todo el "wafer" al mismo tiempo. Generalmente, se utiliza dióxido de silicio como aislante. Actualmente, ya se está usando menos. Se están usando aislantes mejores, pero dióxido de silicio es lo que solía utilizarse como aislante entre diferentes partes. Entonces, así se ve la sección transversal de un "wafer" de un chip CMOS. El "wafer" en sí tiene menos de un milímetro de espesor, suele tener 750 micrómetros y esto no está a escala. La mayoría del "wafer" es puro silicio o silicio con un dopaje pequeño y luego, en la superficie, en el último micrómetro, recién ocurre la magia del chip que es el transistor nMOS, que tiene una fuente, un dren, una compuerta y, luego, el transistor pMOS, que es fabricado en un pozo tipo n y también tiene dos implantes o difusiones y este es el terminal de V_DD, este es el terminal de tierra y con eso ya tenemos un chip. Entonces, se requieren varias máscaras, y estas que están acá. ¿Qué función cumple el n-well aquí en el chip? ¿Alguna idea? Bueno, para entender esto hay que saber electrónica y hay que saber física de semiconductores. El transistor tipo n es fabricado en un sustrato tipo p. Y el transistor tipo p es fabricado en un sustrato tipo n. Entonces, el n-well sirve como sustrato local para fabricar transistores tipo p. ¿Qué es el tipo, tipo n, tipo p? Eso lo van a ver en cursos de semiconductores, pero tiene que ver con el dopaje o las impurezas que se aplican al silicio para hacer que un material conduzca más electrones o conduzca más ausencia de electrones, que en electrónica se les llama "huecos". Cuando no hay electrones libres, y si no hay electrones y hay un déficit de electrones, se habla de huecos, que son en la práctica como cargas positivas. No son cargas positivas, son ausencia de carga negativa, pero se tratan igual que si fueran cargas positivas. No son positrones, tampoco. Muy importante. Esta es otra perspectiva. Esto es visto desde arriba. Este sería como "layout" o el plano del chip. Sin contar el dióxido de silicio, identificamos 6 máscaras para fabricar un inversor lógico y estas máscaras, que son finalmente los patrones que uno imprime sobre el silicio, definen dónde se ubican diferentes elementos del chip. Por ejemplo, la máscara más profunda aquí es el pozo n, el n-well y luego, encima de eso, van las difusiones. Esta es una difusión n+. Aquí van difusión p+ para hacer el transistor pMOS del transistor nMOS. Este es el transistor pMOS. Luego, van unos contactos que son los que me permiten conectar esto a metal; por ejemplo, aquí está el metal, aquí hay metal y necesito contactos que me lleven al metal. Esos contactos aquí no están mostrados, pero son contactos y eso hay que dibujarlo para saber hacia dónde voy a tirar mis líneas de metal. Y luego, tenemos estos de aquí que son de polisilicio, que es la compuerta de los transistores. Y este chip que está aquí, este es un dispositivo hecho de dos transistores, donde este transistor va a V_DD, y luego, este transistor va a tierra. Ambos tienen las compuertas cortocircuitadas. Esto es un inversor lógico. Esto que está aquí es el "layout" de un inversor lógico. Así de simple. En este curso no aprenderemos "layout", no es necesario, no es parte del curso. Pero es bueno que ustedes sepan que esto existe y que hay ingenieros que se dedican a hacer "layouts". ¿De qué se trata esto es "Nodo tecnológico CMOS"? Los procesos CMOS corresponden a diferentes sets de especificaciones de la fabricación. Entonces, yo puedo fabricar un chip bajo diferentes sets de especificaciones y a esos sets de especificaciones le llamamos "nodo tecnológico" y se agrupan según el tamaño más pequeño de la longitud del canal, esta distancia, de un transistor. Entonces, a medida que avanza la tecnología, los procesos tecnológicos permiten hacer longitudes de canal más pequeñas, y eso me define nodos tecnológicos más pequeños. Partieron en 1971 con transistores de 10 micrómetros. Esto significa que longitud de canal era de 10 micrómetros y en esos tiempos se hablaba de que nunca sería posible romper la barrera submicrómetro. Pasamos la barrera submicrómetro, llegaron los de 500 nanómetros. 500 nanómetros es más pequeño que la milésima parte de un milímetro, o sea, los transistores tenían esta longitud 2.000 veces más pequeñas que un milímetro. Eso es muy chico. Y después de eso, pasaron a 250, 350 nanómetros, 250, 180 nanómetros. Después pasaron a 130 nanómetros, 90, 65, 45 nanómetros, 22 nanómetros, 32 nanómetros no típico, y actualmente están bajo los 10 nanómetros. Actualmente, un chip tiene transistores cuya longitud de canal es casi 100.000 veces más pequeña que un milímetro, un milímetro ya es pequeño. Entonces, 100.000 veces más pequeña que un milímetro, eso es impresionante. Eso es realmente increíble. Bueno, eso existe hoy en día. A medida que la tecnología mejora, es posible tener nodos tecnológicos más eficientes. ¿Y cuál es la gracia? Un proceso de fabricación con un nodo tecnológico más pequeño tiene dos ventajas en esta ecuación. Una, que la capacitancia es más pequeña, y otra, que el voltaje de alimentación es más pequeño; entonces, tenemos menor potencia. Como la capacitancia es más pequeña, podemos tener mayor frecuencia, lo cual sube la potencia, pero sube el desempeño, entonces son mucho mejores los transistores pequeños, y por eso es que la tecnología, gracias a la ley de Moore, busca transistores con nodos tecnológicos más pequeños. Les dejo de tarea saber cuál es el nodo tecnológico del procesador, del teléfono o del computador en el cual están viendo esta clase. Yo voy a hacer la misma tarea, también. Muy bien, aprendimos de qué se trata esto de la fotolitografía, que ya la habíamos visto en un video. Vimos que existen máscaras para el proceso de fabricación y aprendimos la existencia de nodos tecnológicos. Muy bien, gracias por ver esta clase.
