In diesem Modul werden verschiedene Designansätze für das RTES-Projekt besprochen, darunter der "Shotgun"-Start, bei dem die Ticks der Uhr einmal beim Start erkannt werden, der Ansatz der kontinuierlichen Tick-Erkennung bei voller Synchronität und verschiedene Optionen für die Implementierung. RTES-Projektdesigner müssen sich für eine Kamera-Schnittstelle entscheiden, z.B. eine V4L2 (Video for Linux 2)-Schnittstelle zum UVC (Universal Video Controller)-Treiber oder eine OpenCV-Schnittstelle zu einer Kamera.

Um sicherzustellen, dass ein Echtzeitdesign ordnungsgemäß implementiert ist, muss die Timing-Analyse auf der Grundlage von Systemprotokollierung und Tracing verwendet werden, um das tatsächliche Timing im Vergleich zum theoretischen RMA zu überprüfen. Dieses Modul bietet einen Überblick über die Methoden und schlägt die effizientesten Methoden zum Debuggen und Verifizieren des Timings des RTES-Projekts vor. Das Modul beinhaltet eine 1-Hz-Peer-Review von Design und Code zur Unterstützung bei der Verbesserung des RTES-Projekts für die externe Taktsynchronisierung unter Verwendung von Kamerabildern mit einer tickenden Analoguhr.

Dieses Modul deckt Methoden der Ablaufverfolgung und Profilerstellung für die gesamte RTES-Projektplattform ab, einschließlich Netzwerken, Systemprofilen und Methoden zur Verfolgung von Echtzeitdiensten im Besonderen. Das Modul umfasst eine 10-Hz-Peer-Review von Design und Code zur Unterstützung der Verbesserung des RTES-Projekts für die externe Taktsynchronisation mit einer digitalen Stoppuhr bei dieser höheren Rate im Vergleich zu 1 Hz.

Das gesamte RTES-Projekt sollte für dieses Modul abgeschlossen sein. Die Studenten können sich Tipps und Beispiele ansehen, wie sie ihre Entwurfsmaterialien, ihre RMA und den Code für die Prüfung vorbereiten. Das Verfahren zur Überprüfung und Validierung des Entwurfs auf der Grundlage der RTES-Projektrubrik wird hier ebenfalls definiert.